高算力時(shí)代 高性能封裝承載IC產(chǎn)業(yè)創(chuàng)新

從大模型AI的爆發(fā),到高密度復(fù)雜計(jì)算在多個(gè)行業(yè)的普及,驅(qū)動(dòng)了高算力芯片市場(chǎng)的需求增長(zhǎng)。計(jì)算基礎(chǔ)設(shè)施也由此出現(xiàn)了一些新的發(fā)展趨勢(shì),諸如云計(jì)算專(zhuān)用芯片、高性能邊緣計(jì)算設(shè)備等,這些新應(yīng)用場(chǎng)景的快速發(fā)展,與存量算力市場(chǎng)共同構(gòu)成了芯片制造的未來(lái)市場(chǎng)藍(lán)海。

當(dāng)前,半導(dǎo)體產(chǎn)業(yè)鏈正致力于解決算力需求及背后的成本壓力。在芯片成品制造環(huán)節(jié),小芯片(Chiplet)技術(shù)成為新興高算力需求場(chǎng)景中的重要選擇——例如在AI、云計(jì)算領(lǐng)域,采用Chiplet相關(guān)技術(shù)能夠搭建算力密度更高且成本更優(yōu)的密集計(jì)算集群,顯著提升高性能計(jì)算(HPC)應(yīng)用的性價(jià)比。

作為全球領(lǐng)先的集成電路制造和技術(shù)服務(wù)提供商,長(zhǎng)電科技在Chiplet研發(fā)與制造領(lǐng)域積累了豐富的經(jīng)驗(yàn)。長(zhǎng)電科技認(rèn)為,面對(duì)目前以晶體管微縮技術(shù)提升芯片性能的摩爾定律遇到瓶頸,以及AI時(shí)代下市場(chǎng)對(duì)高算力、高性能芯片的需求增長(zhǎng),2.5D/3D Chiplet封裝、高密度SiP等高性能封裝技術(shù)將成為推動(dòng)芯片性能提升的重要引擎。

利用高性能封裝技術(shù),可將不同制程、不同廠商、不同功能的硬件(如CPU、GPU、FPGA、AI加速器等)通過(guò)高密度的互連集成在一起高效工作,從而進(jìn)一步釋放算力,支撐AI、高性能計(jì)算領(lǐng)域的快速發(fā)展。

面向高性能計(jì)算,長(zhǎng)電科技推出的Chiplet高性能封裝技術(shù)平臺(tái)XDFOI,利用協(xié)同設(shè)計(jì)理念實(shí)現(xiàn)了芯片成品集成與測(cè)試一體化,涵蓋2D, 2.5D, 3D Chiplet集成技術(shù),其應(yīng)用場(chǎng)景主要集中在對(duì)集成度和算力有較高要求的FPGA、CPU、GPU、AI和5G網(wǎng)絡(luò)芯片等,為客戶(hù)提供外型更輕薄、數(shù)據(jù)傳輸速率更快、功率損耗更小的芯片成品制造解決方案。

同時(shí),異構(gòu)異質(zhì)SiP集成中的Chiplet封裝可以突破傳統(tǒng)SoC制造面臨的諸多挑戰(zhàn)(掩膜規(guī)模極限和功能極限等),從而大幅提高芯片的良率,有利于降低設(shè)計(jì)的復(fù)雜度和設(shè)計(jì)成本以及降低芯片制造的成本。Chiplet還繼承了SoC的IP可復(fù)用特點(diǎn)的同時(shí),進(jìn)一步開(kāi)啟了半導(dǎo)體IP的新型復(fù)用模式,進(jìn)而縮短芯片的上市時(shí)間。

目前,長(zhǎng)電科技XDFOI Chiplet系列工藝已實(shí)現(xiàn)穩(wěn)定量產(chǎn),可提供從設(shè)計(jì)到生產(chǎn)的交鑰匙服務(wù),助力客戶(hù)顯著提升芯片系統(tǒng)集成度。同時(shí),公司持續(xù)投入算力芯片相關(guān)的多樣化解決方案的開(kāi)發(fā)以及相關(guān)產(chǎn)能建設(shè),并加速芯片成品制造工藝向高性能化的主動(dòng)轉(zhuǎn)型和產(chǎn)線(xiàn)自動(dòng)化智能化升級(jí),為應(yīng)用需求增長(zhǎng)做好充足準(zhǔn)備。

-完-

關(guān)鍵詞：